DE2-115 FPGA board - Cuong Boss

DE2-115 FPGA board

By Cuong Boss

  • Release Date: 2021-03-08
  • Genre: Digital Media
Score: 5
5
From 5 Ratings

Description

Bài báo đề xuất kỹ thuật dùng clock gating tinh chỉnh ở mức khối subblock thay vì thực hiện mức block thông thường để thực thi hệ thống SoC ứng dụng trò chơi ping-pong trên board DE2-115. Bởi vì không phải tất cả các khối subblock rảnh đồng thời để thực hiện clock gating ở mức block thông thường, có thể một vài khối sublock rảnh và một vài khối subblock vẫn hoạt động để duy trì chức năng hoạt động. Vì vậy việc thực hiện clock gating mức các khối nhỏ sublock bên trong khối block có thể tinh chỉnh sự tiết kiệm công suất. Hệ thống chạy ổn định với công suất tiêu thụ thấp, tiết kiệm 58%, 53%, 48%, 24%, 13% so với khi không thiết kế clock gating, 53%, 48%, 44%, 21%, 12% so với thiết kế clock gating thông thường nhưng không kích hoạt tương ứng với các tần số 5GHz, 1GHz, 0.5GHz, 50MHz, 5MHz trong tổng công suất tiêu thụ. Thiết kế tiêu tốn thêm 49 logic element để thực hiện việc điều khiển clock gating tinh chỉnh so với dùng kỹ thuật clock gating chỉnh thô thông thường nhưng khá nhỏ so với tổng diện tích chip.

Reviews

  • Expensive Knowledge Book

    5
    By Danny Lana
    Need for me to work with my customers
  • Amazing

    5
    By Peter Hoa
    Good for everyone